systransis Team

Name:

Markus Montigel

Funktionen:

CEO, Präsident des Verwaltungsrats

Kontakt:

Tel: +41 41 727 21 31

Ausbildung:

Dipl. Informatik-Ing. ETH, 1989
Dr. sc. techn. ETH, 1994

Preise:

Medaille für ausgezeichnete Doktorarbeiten der ETH Zürich (1994)

Erfahrungen:

  • Gründer, CEO und Präsident des VR, systransis AG.
  • Assistenzprofessur für Informatik, Universität von New Orleans.
  • Lektor für Informatik und stv. Studiengangsleiter, Fachhochschulstudiengang für Telekommunikation und Medien St. Pölten, Österreich.
  • Project Manager and Manager System Engineering, Transport Automation Division, Alcatel Austria.
  • Wissenschaftlicher Assistent Institut für Verkehrsplanung und Transportsysteme, ETH Zürich.

Aktuelle Projekte:

  • Tunnel Automatik Gotthard TAG, Komponente für das Dispositions- und Bahnleitsystem Gotthard Basislinie.
  • Automatikfunktionen AF, Dispositions- und Bahnleitsystem Lötschberg Basislinie.

Erfolgreich abgeschlossene Projekte:

  • Automatikfunktionen AF, Minimalsignalisierung Dispositions- und Bahnleitsystem Lötschberg Basislinie.
  • AdmiRail® - Intelligentes Plattformkonzept für Bahndispositions- und Automatisierungssysteme der Zukunft.
  • AdmiTest Testing Framework - Hochentwickeltes, regressionsfähiges Blackbox Test Framework für heterogene Systeme.
  • Automatisiertes Testtooling in einer heterogenen Systemumgebung.
  • IT-Support PULS 90 der SBB.
  • Vernetzung der Zugkontrollanlagen ZKE der SBB AG.
  • Softwarekonzepte, -design & -architektur für Fahrzeuge mit ETCS/ERTMS Ausrüstung der Bombardier Transportation.
  • Assessment Kommunikationssystem Stellwerk (Bombardier).
  • Assessment Kommunikationssystem Transrapid (Siemens).
  • Controller für Testanlagen von Raketenantrieben mit der Spreadsheetsprache Wizcell (NASA).
  • Benchmark Engine für die Schiffahrtsindustrie (Resurgence Inc., Lloyds).
  • WebRide Ferndiagnosesystem für das elektronische Stellwerk ELEKTRA.
  • Assessment Schnittstelle Stellwerk-RBC für ETCS Level 2 Pilotstrecke Sursee-Zofingen der SBB.
  • Redesign Systemarchitektur elektronisches Stellwerk (Alcatel).
  • Sicheres Übertragungssystem für Stellwerkanwendungen.
  • Dissertationsprojekt: Modellierung und Simulation von Eisenbahnsicherungsanlagen mit Petri Netzen.


iso

Swiss TS_ISO

swiss made software

 

© 2012 systransis AG